На Международном симпозиуме по физике надёжности (International Reliability Physics Symposium — IRPS) инженеры Intel представили метод, который с помощью обучения искусственного интеллекта с подкреплением помогает выявлять скрытые ошибки в работе процессоров, что в перспективе позволит системно повысить их надёжность. Об этом сообщает 3dnews.ru. Предложенная Intel технология основана на уже известных методах выявления скрытых ошибок — так называемых тестах Eigen. Эти тесты предполагают, что чип многократно решает сложные математические задачи в течение определённого времени, и скрытые ошибки постепенно проявляются. Задачи включают операции с матрицами различных размеров, заполненных случайными данными. Тестов Eigen очень много, и прохождение всех заняло бы слишком много времени, поэтому производители чипов используют выборочный подход, формируя управляемые наборы — это экономит время, но не всегда эффективно в выявлении ошибок. Инженеры Intel внедрили технологию обучения с подкреплением, которая помогла создать более эффективные тесты для процессоров Xeon, выполняющих умножение матриц с помощью инструкций fused multiply-add (FMA). На каждом этапе программа обучения с подкреплением выбирает для потенциально дефектного чипа различные тесты. Каждая обнаруженная ошибка воспринимается системой ИИ как «награда», и со временем алгоритм обучается выбирать такие тесты, при которых вероятность выявления ошибок максимальна. Примерно после 500 циклов тестирования алгоритм определил, какой набор тестов Eigen наиболее эффективен для быстрой идентификации ошибок при выполнении инструкций FMA. На практике эта технология оказалась в пять раз эффективнее случайного подбора тестов Eigen. Поскольку сами тесты доступны с открытым исходным кодом, другие исследователи также могут использовать обучение с подкреплением для создания собственных наборов тестов. Специалисты Intel уже пошли дальше: они планируют использовать полученные данные для ускоренного выявления первопричин скрытых ошибок. Их цель — понять, существуют ли предвестники, которые могут заблаговременно предупредить о возможных сбоях, и можно ли изменить конструкцию или производственный процесс чипов, чтобы управлять этими рисками.